PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-076147

(43)Date of publication of application: 15.03.2002

(51)Int.CI.

H01L 29/788 H01L 29/792 HO1L 27/115

(21)Application number: 2000-260671

(71)Applicant: NEC YAMAGUCHI LTD

(22)Date of filing:

30.08.2000


(72)Inventor: DOWAKI YASUSHI


(54) FLASH MEMORY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To facilitate the suppression of the deterioration of the holding characteristic or the like of a memory transistor in avalanche break-down due to the excess voltage of deletion voltage during deletion in a source deletion type flash memory device by NOR type.

SOLUTION: A flash memory device is composed of a source contact area 124aa directly connecting a source area to source wiring 144 and a source transistor area 124ab constituting a memory transistor. The source contact area 124aa is composed of only an N+ type diffusion layer 114a, and the source transistor area 124ab is composed of an N- type diffusion layer 113a and the N+ diffusion layer 114a.





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号 特開2002-76147

(P2002-76147A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7		識別記号	F I			テーマコード(参考)
H01L	21/8247		H01L	29/78	371	5 F O O 1
	29/788			27/10	434	5 F O 8 3
	29/792					
	27/115					

		審查請求	未請求 請求項の数15 OL (全 18 頁)			
(21)出願番号	特顧2000-260671(P2000-260671)	(71)出廣人				
(22)出顧日	平成12年8月30日(2000.8.30)		山口日本電気株式会社 山口県厚狭郡楠町大字東万倉字神元192番 地一3			
		(72)発明者	· -			
		(74)代理人				


最終頁に続く


(54) 【発明の名称】 フラッシュメモリ装置

(57)【要約】

【課題】NOR型でソース消去型のフラッシュメモリ装置における消去時の消去電圧の過電圧によるアバランシェ・ブレークダウンに際して、メモリトランジスタの保持特性等の劣化の抑制を容易にする。

【解決手段】ソース領域がソース配線144に直接接続されるソース・コンタクト領域124aaとメモリトランジスタを構成するソース・トランジスタ領域124abとから構成され、ソース・コンタクト領域124aaはN+型拡散層114aのみから構成され、ソース・トランジスタ領域124abはN-型拡散層113aとN+型拡散層114aとから構成されている。





【特許請求の範囲】

【請求項1】 P型シリコン基板の表面に設けられたソース消去型でNOR型のフラッシュメモリ装置であって、

ソース領域が、ソース・コンタクト孔を介してソース配線に直接に接続されるソース・コンタクト領域と、同一の制御ゲート電極に属して隣接する複数のメモリトランジスタに共有されるソース・トランジスタ領域とからなり、

前記ソース・コンタクト領域の接合耐圧が、前記ソース 10 ・トランジスタ領域の接合耐圧より低いことを特徴とす るフラッシュメモリ装置。

【請求項2】 前記ソース・コンタクト領域が、前記P型シリコン基板の表面に設けられたN+型拡散層からなり。

前記ソース・トランジスタ領域が、前記P型シリコン基板の表面に設けられたN-型拡散層と、該N-型拡散層の表面に設けられた前記N+型拡散層とからなる請求項1記載のフラッシュメモリ装置。

【請求項3】 前記メモリトランジスタのドレイン領域 20 が、前記P型シリコン基板の表面に前記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域と、該ポケット・ボロン領域の表面に該制御ゲート電極に自己整合的に設けられた第2のN*型拡散層とからなる請求項2記載のフラッシュメモリ装置。

【請求項4】 前記ソース・トランジスタ領域が、前記 P型シリコン基板の表面に設けられたN+ 型拡散層から なり、

前記ソース・コンタクト領域が、前記P型シリコン基板の不純物濃度より高い濃度を有して該P型シリコン基板 30の表面に設けられたコンタクト・ボロン拡散層と、該コンタクト・ボロン拡散層の表面に設けられた前記N⁺型拡散層とからなる請求項1記載のフラッシュメモリ装置。

【請求項5】 前記メモリトランジスタのドレイン領域が、前記P型シリコン基板の表面に前記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域と、該ポケット・ボロン領域の表面に該制御ゲート電極に自己整合的に設けられた第2のN+型拡散層とからなる請求項4記載のフラッシュメモリ装置。

【請求項6】 前記ソース・コンタクト領域が、前記P型シリコン基板の不純物濃度より高い濃度を有して該P型シリコン基板の表面に設けられたコンタクト・ボロン拡散層と、該コンタクト・ボロン拡散層の表面に設けられたN+型拡散層とからなり、

前記ソース・トランジスタ領域が、前記P型シリコン基板の表面に設けられた前記N*型拡散層からなる請求項1記載のフラッシュメモリ装置。

【請求項7】 前記メモリトランジスタのドレイン領域 が、前記P型シリコン基板の表面に前記制御ゲート電極 50 2

に自己整合的に設けられたポケット・ボロン領域と、該ポケット・ボロン領域の表面に該制御ゲート電極に自己整合的に設けられた第2のN+型拡散層とからなる請求項6記載のフラッシュメモリ装置。

【請求項8】 前記ソース・コンタクト領域が、前記P型シリコン基板の表面に設けられたN+型拡散層からなり。

前記P型シリコン基板の不純物濃度より高い濃度を有したP型拡散層が、前記ソース配線の直下において、該ソース配線に平行に、前記P型シリコン基板中に設けられ、

前記P型拡散層の直上の所要個所の前記P型シリコン基板の表面には、基板コンタクト孔を介して基板配線に直接に接続されるP+型拡散層が設けられ、さらに、該P+型拡散層は該P型拡散層に直接に接触し、

前記ソース・コンタクト領域において、前記P型拡散層が前記N*型拡散層の底面に直接に接触していることを併せて特徴とする請求項1記載のフラッシュメモリ装置。

【請求項9】 前記ソース・トランジスタ領域が、前記 P型シリコン基板の表面に設けられた前記N+型拡散層 から構成された請求項8記載のフラッシュメモリ。

【請求項10】 前記ソース・トランジスタ領域が、前記P型シリコン基板の表面に設けられたN-型拡散層と、該N-型拡散層の表面に設けられた前記N+型拡散層からなる請求項8記載のフラッシュメモリ装置。

【請求項11】 前記メモリトランジスタのドレイン領域が、前記P型シリコン基板の表面に前記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域と、該ポケット・ボロン領域の表面に該制御ゲート電極に自己整合的に設けられた第2のN+型拡散層とからなる請求項8,請求項9もしくは請求項10記載のフラッシュメモリ装置。

【請求項12】 前記ソース・コンタクト領域が、前記 P型シリコン基板の表面に設けられたN+ 型拡散層からなり、

前記ソース配線の直下において、該ソース配線に平行 に、第1のP*型拡散層が前記P型シリコン基板中に設 けられ、

0 前記第1のP+型拡散層の直上の所要個所の前記P型シ リコン基板の表面には、基板コンタクト孔を介して基板 配線に直接に接続される第2のP+型拡散層が設けら れ

少なくとも前記ソース・コンタクト領域並びに前記所要 個所において、前記P型シリコン基板の不純物濃度より 高い濃度を有したP型拡散層が設けられ、

前記ソース・コンタクト領域では、前記P型拡散層が前記N+型拡散層の底面に直接に接触し、さらに、前記第1のP+型拡散層の上面に直接に接触し、

前記所要個所では、前記P型拡散層が前記第2のP+型

拡散層の底面に直接に接触し、さらに、前記第1のP+型拡散層の上面に直接に接触していることを併せて特徴とする請求項1記載のフラッシュメモリ装置。

【請求項13】 前記ソース・トランジスタ領域が、前記P型シリコン基板の表面に設けられた前記N*型拡散層から構成された請求項12記載のフラッシュメモリ。

【請求項14】 前記ソース・トランジスタ領域が、前記P型シリコン基板の表面に設けられたN-型拡散層と、該N-型拡散層の表面に設けられた前記N+型拡散層からなる請求項12記載のフラッシュメモリ装置。

【請求項15】 前記メモリトランジスタのドレイン領域が、前記P型シリコン基板の表面に前記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域と、該ポケット・ボロン領域の表面に該制御ゲート電極に自己整合的に設けられた第2のN+型拡散層とからなる請求項12,請求項13もしくは請求項14記載のフラッシュメモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフラッシュメモリ装 ²⁰ 置に関し、特にソース消去型でNOR型のフラッシュメモリ装置に関する。

[0002]

【従来の技術】NOR型のフラッシュメモリ装置のメモリセルでは、同一の制御ゲート電極(ワード線)に属するメモリセルはP型シリコン基板の表面に設けられた同一のソース領域を共有し、2つのソース領域の間には2本の制御ゲート電極が設けられている。これらの2本の制御ゲート電極と素子分離領域となるフィールド絶縁膜とに囲まれてP型シリコン基板の表面に設けられたそれがれのドレイン領域は、同一のビット線に属し、かつ、これらの2本の制御ゲート電極にそれぞれ属して隣接する2つのメモリセルにそれぞれ共有されている。さらに、ソース領域は、ソース配線に直接に接続されるソース・コンタクト領域と、これらのソース・コンタクト領域により分断されてなるソース・トランジスタ領域とからなる。

【0003】従来のフラッシュメモリ装置では、ソース・コンタクト領域とソース・トランジスタ領域との構造は同一である。従来のソース領域は、通常、制御ゲート 40 電極並びにフィールド絶縁膜に自己整合的にP型シリコン基板の表面に設けられたN・型拡散層とこのN・型拡散層の表面に設けられたN・型拡散層とこのN・型拡散層の表面に設けられたN・型拡散層とから構成されている。一方、従来のドレイン領域は、制御ゲート電極並びにフィールド絶縁膜に自己整合的にP型シリコン基板の表面に設けられたN・型拡散層のみから構成されるか、あるいは、制御ゲート電極並びにフィールド絶縁膜に自己整合的にP型シリコ 50

4

ン基板の表面に設けられたポケット・ボロン拡散層とこのポケット・ボロン拡散層の表面に設けられたN+型拡散層とから構成されている。ドレイン領域がこのようにポケットボロン拡散層とN+型拡散層とから構成されるならば、書き込み速度が高くなる。

【0004】さらに最近のフラッシュメモリ装置では、例えば特開平7-094613号公報に開示されているように、ソース領域並びにドレイン領域が、それぞれ制御ゲート電極並びにフィールド絶縁膜に自己整合的にP型シリコン基板の表面に設けられたポケット・ボロン拡散層と、これらのポケット・ボロン拡散層の表面にそれぞれに設けられたN+型拡散層とから構成されている。このフラッシュメモリ装置では、書き込み速度とともに、ソース消去型での消去速度も向上する。

【0005】フラッシュメモリ装置における書き込みは、例えば(ドレイン領域の印加電圧) $V_D=7V$ 、(制御ゲート電極の印加電圧) $V_G=12V$, (ソース領域の印加電圧) $V_S=(P型シリコン基板の印加電圧)$ $V_{SUB}=0$ V_S $V_S=(PU)$ $V_S=(PU)$

[0006]

【発明が解決しようとする課題】ソース領域の接合耐圧 (BV_J) は、P型シリコン基板の不純物濃度とソース 領域の構造並びに不純物プロファイル等とにより多少の 大小はあるものの、 $10.5V\sim12.5V$ 程度である。ソース消去型の場合、消去時の V_S は V_S $< BV_J$ の条件のもとに、(消去速度の低下させないように)な るべく大きな値(例えば BV_J $-V_S$ = 0.5V)に設 定される。

【0007】しかしながら、Vsをこのように設定したとき、電源電圧の変動により、Vs-BV」≧0Vとなることがある。このとき、ソース領域ではアバランシェ・ブレークダウンが発生することになる。このアバランシェ・ブレークダウンにより発生したホット・キャリア(特にホット・ホール)が、ある特定のメモリトランジスタを構成するトンネル・ゲート絶縁膜さらには浮遊ゲート電極に注入されるならば、そのメモリトランジスタのデータ保持特性や繰り返し特性を劣化させることになる。

【0008】したがって本発明の目的は、電源電圧変動によりソース領域に印加する消去電圧Vs が過電圧になり、アバランシェ・ブレークダウンが発生しても、メモ

リトランジスタのデータ保持特性や繰り返し特性の劣化 の抑制が容易な構造のソース消去型のフラッシュメモリ 装置を提供することにある。

[0009]

【課題を解決するための手段】本発明のフラッシュメモリ装置の特徴は、P型シリコン基板の表面に設けられたソース消去型でNOR型のフラッシュメモリ装置であって、ソース領域がソース・コンタクト孔を介してソース配線に直接に接続されるソース・コンタクト領域と同の制御ゲート電極に属して隣接する複数のメモリトラン 10 ジスタに共有されるソース・トランジスタ領域とからなり、上記ソース・コンタクト領域の接合耐圧が上記ソース・トランジスタ領域の接合耐圧より低い点にある。

【0010】本発明のフラッシュメモリの好ましい第1の態様は、上記ソース・コンタクト領域が上記P型シリコン基板の表面に設けられたN+型拡散層からなり、上記ソース・トランジスタ領域が上記P型シリコン基板の表面に設けられたN-型拡散層とこれらのN-型拡散層の表面に設けられた上記N+型拡散層とからなる。好ましくは、上記メモリトランジスタのドレイン領域が上記P型シリコン基板の表面に上記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域の表面にこれらの制御ゲート電極に自己整合的に設けられた第2のN+型拡散層とからなる。

【0011】本発明のフラッシュメモリの好ましい第2の態様は、上記ソース・トランジスタ領域が上記P型シリコン基板の表面に設けられたN+型拡散層からなり、上記ソース・コンタクト領域が上記P型シリコン基板の不純物濃度より高い濃度を有してこれらのP型シリコン基板の表面に設けられたコンタクト・ボロン拡散層とこが、1000円のでは、上記メモリトランジスタのドレイン領域が上記P型シリコン基板の表面に上記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域とこれらのポケット・ボロン領域の表面にこれらの制御ゲート電極に自己整合的に設けられた第2のN+型拡散層とからなる。

【0012】本発明のフラッシュメモリの好ましい第3の態様は、上記ソース・コンタクト領域が上記P型シリコン基板の不純物濃度より高い濃度を有してこのP型シ 40リコン基板の表面に設けられたコンタクト・ボロン拡散層とこれらのコンタクト・ボロン拡散層の表面に設けられたN・型拡散層とからなり、上記ソース・トランジスタ領域が上記P型シリコン基板の表面に設けられた上記N・型拡散層からなる。好ましくは、上記メモリトランジスタのドレイン領域が上記P型シリコン基板の表面に上記制御ゲート電極に自己整合的に設けられたポケット・ボロン領域とこれらのポケット・ボロン領域の表面にこれらの制御ゲート電極に自己整合的に設けられた第2のN・型拡散層とからなる。50

6

【0013】本発明のフラッシュメモリの好ましい第4 の態様は、上記ソース・コンタクト領域が上記P型シリ コン基板の表面に設けられたN+型拡散層からなり、上 記P型シリコン基板の不純物濃度より髙い濃度を有した P型拡散層が上記ソース配線の直下においてこれらのソ ース配線に平行に上記P型シリコン基板中に設けられ、 上記P型拡散層の直上の所要個所の上記P型シリコン基 板の表面には基板コンタクト孔を介して基板配線に直接 に接続されるP+ 型拡散層が設けられさらにこれらのP + 型拡散層はこれらのP型拡散層に直接に接触し、上記 ソース・コンタクト領域において上記P型拡散層が上記 N+ 型拡散層の底面に直接に接触していることを併せて 特徴とする。好ましくは、上記ソース・トランジスタ領 域が上記P型シリコン基板の表面に設けられた上記N+ 型拡散層から構成される。あるいは、上記ソース・トラ ンジスタ領域が上記P型シリコン基板の表面に設けられ たN-型拡散層とこれらのN-型拡散層の表面に設けら れた上記N+型拡散層からなる。さらに好ましくは、上 記メモリトランジスタのドレイン領域が上記P型シリコ ン基板の表面に上記制御ゲート電極に自己整合的に設け られたポケット・ボロン領域とこれらのポケット・ボロ ン領域の表面にこれらの制御ゲート電極に自己整合的に 設けられた第2のN⁺型拡散層とからなる。

【0014】本発明のフラッシュメモリの好ましい第5 の態様は、上記ソース・コンタクト領域が上記P型シリ コン基板の表面に設けられたN+型拡散層からなり、上 記ソース配線の直下においてこれらのソース配線に平行 に第1のP+型拡散層が上記P型シリコン基板中に設け られ、上記第1のP+型拡散層の直上の所要個所の上記 P型シリコン基板の表面には基板コンタクト孔を介して 基板配線に直接に接続される第2のP+型拡散層が設け られ、少なくとも上記ソース・コンタクト領域並びに上。 記所要個所において上記P型シリコン基板の不純物濃度 より高い濃度を有したP型拡散層が設けられ、上記ソー ス・コンタクト領域では上記P型拡散層が上記N+型拡 散層の底面に直接に接触し、さらに、上記第1のP+型 拡散層の上面に直接に接触し、上記所要個所では上記P 型拡散層が上記第2のP+型拡散層の底面に直接に接触 し、さらに、上記第1のP+型拡散層の上面に直接に接 触していることを併せて特徴とする。好ましくは、上記 ソース・トランジスタ領域が上記P型シリコン基板の表 面に設けられた上記N+型拡散層から構成される。ある いは、上記ソース・トランジスタ領域が上記P型シリコ ン基板の表面に設けられたN-型拡散層とこれらのN-型拡散層の表面に設けられた上記N+ 型拡散層からな る。さらに好ましくは、上記メモリトランジスタのドレ イン領域が上記P型シリコン基板の表面に上記制御ゲー ト電極に自己整合的に設けられたポケット・ボロン領域 とこれらのポケット・ボロン領域の表面にこれらの制御 ゲート電極に自己整合的に設けられた第2のN+型拡散

層とからなる。

[0015]

【発明の実施の形態】次に、本発明について図面を参照 して説明する。

【0016】NOR型のフラッシュメモリ装置の主要部 の平面模式図である図1と、図1のAA線およびBB線 での断面模式図である図2(a)および図2(b)とを 参照すると、本発明の第1の実施の形態の第1の実施例 によるソース消去型のフラッシュメモリ装置の構成は、 以下のとおりになっている。なお、図1では、理解を容 10 易にするために、「ソース・コンタクト領域」に斜め左 下りのハッチングを施している。

【0017】不純物濃度が例えば2×10¹⁶cm⁻³~1 ×10¹⁷cm⁻³のP型シリコン基板101の表面の素子 形成領域には、メモリセルを構成する複数のメモリトラ ンジスタが規則的に配置されている。メモリトランジス タ間の素子分離は、P型シリコン基板101の表面(の 素子分離領域)に設けられたフィールド絶縁膜102に よってなされている。メモリトランジスタは、P型シリ コン基板101, ソース領域124a, ドレイン領域1 20 25, トンネル・ゲート絶縁膜106, 浮遊ゲート電極 107、ゲート絶縁膜108および制御ゲート電極10 9から構成されている。

【0018】浮遊ゲート電極107は、トンネル・ゲー ト絶縁膜106を介して、P型シリコン基板101の表 面の素子形成領域に設けられている。トンネル・ゲート 絶縁膜106は例えば9nm程度の膜厚の熱酸化膜から なる。浮遊ゲート電極107はN+型の多結晶シリコン 膜からなり、浮遊ゲート電極107の両端はそれぞれフ ィールド絶縁膜102の表面上に延在している。ワード 30 線を兼た制御ゲート電極109は、少なくとも素子形成 領域上ではゲート絶縁膜108を介して浮遊ゲート電極 107の表面に設けられ、素子分離領域上では概ねフィ ールド絶縁膜102の表面上に設けられている。制御ゲ ート電極109は、概ね平行に配置され、例えば高融点 金属ポリサイド膜からなる。ゲート絶縁膜108は、例 えば酸化シリコン膜、窒化シリコン膜および酸化シリコ ン膜から構成された積層膜(ONO膜)からなる。素子 形成領域上では、トンネル・ゲート絶縁膜106,浮遊 ゲート電極107, ゲート絶縁膜108および制御ゲー 40 ト電極109が自己整合的に形成されている。メモリト ランジスタのゲート長(チャネル長ではない)は、例え ば0.40 μ m程度である。

【0019】それぞれ1つのソース領域124aは隣接 した一対の制御ゲート電極109 (一対のワード線) に 属するメモリトランジスタが共有し、それぞれ1つのド レイン領域125は隣接した2つのメモリトランジスタ が共有している。ソース領域124aは概ね帯状の姿態 を有して制御ゲート電極109に平行に設けられてい

8

れている。

【0020】本第1の実施例のソース領域124aは、 ソース・コンタクト領域124aaと、ソース・トラン ジスタ領域124abとから構成されている。ソース・ コンタクト領域124aaおよびソース・トランジスタ 領域124abは隣接し、それぞれのソース・トランジ スタ領域124abはソース・コンタクト領域124a aにより分断されている。

【0021】メモリトランジスタの表面は、層間絶縁膜 131により覆われている。層間絶縁膜131には、ソ ース・コンタクト領域124aaに達するソース・コン タクト孔134と、ドレイン領域125に達するビット ・コンタクト孔135とが設けられている。層間絶縁膜 131の表面上に設けられたソース配線144、ビット 線145は、それぞれソース・コンタクト孔134、ビ ット・コンタクト孔135を介して、ソース・コンタク ト領域124aa, ドレイン領域125にそれぞれ直接 に接続されている。ソース配線144およびビット線1 45は、それぞれ制御ゲート電極109と直交する方向 に平行に配置されている。1つのソース・トランジスタ 領域124abは、ソース配線により分断された範囲に おいて、一対の制御ゲート電極にそれぞれ属した複数の メモリトランジスタに、共有されている。

【0022】本第1の実施例のソース・コンタクト領域 124aaはN+型拡散層114aのみから構成されて いる。ソース・コンタクト領域124aaにおけるこの N+型拡散層114aは、フィールド絶縁膜102に自 己整合的に形成されている。N+型拡散層114aの不 純物濃度は例えば2×10²⁰cm⁻³程度であり、N+型 拡散層114aの接合の深さは例えば0.10 μm程度 であり、N+型拡散層114a(ソース・コンタクト領 域124aa)の接合耐圧(BVji)は例えば12.0 V程度である。本第1の実施例のソース・トランジスタ 領域124abは、制御ゲート電極109(並びにフィ ールド絶縁膜102)に自己整合的にP型シリコン基板 101の表面に形成されたN-型拡散層113aと、制 御ゲート電極109(並びにフィールド絶縁膜102) に自己整合的にN-型拡散層113aの表面に形成され たN+ 型拡散層114aとから構成されている。'N- 型 拡散層113aの接合の深さは例えば0.15 μm程度 であり、N-型拡散層113aの不純物濃度はソース・ トランジスタ領域124abの接合耐圧(BVJ2)が例 えば12.5 V程度になるように調整されている。

【0023】本第1の実施例のドレイン領域125は、 制御ゲート電極109並びにフィールド絶縁膜102に 自己整合的にP型シリコン基板101の表面に形成され たポケット・ボロン拡散層111と、制御ゲート電極1 09並びにフィールド絶縁膜102に自己整合的にポケ ット・ボロン拡散層111の表面に形成されたN+型拡 る。ドレイン領域125は矩形状の姿態を有して配置さ 50 散層115とから構成されている。ポケット・ボロン拡 散層 111の不純物濃度は例えば 2×10^{17} c m^{-3} 程度であり、ポケット・ボロン拡散層 111 の拡散層の深さは例えば 0.20μ m程度である。N+型拡散層 115 の不純物濃度および接合の深さは、それぞれN+型拡散層 114a の不純物濃度および接合の深さと同じである。本第1の実施例のメモリトランジスタのチャネル長は、例えば 0.20μ m程度である。ドレイン領域 125 の接合耐圧 (BV $_{J3}$) は例えば 10.5 V程度である。なお、本第1の実施例において、ポケット・ボロン拡散層 111 を設けたのは書き込み速度を高くするためであり、書き込み速度の向上を犠牲にするならばポケット・ボロン拡散層は設けなくてもよい。

【0024】図1のAA線およびBB線での主要製造工程の断面模式図である図3および図4と、図1および図2とを併せて参照すると、本第1の実施例によるフラッシュメモリ装置の要部の製造方法は、以下のとおりになっている。

【0025】まず、P型シリコン基板101の表面の素 子分離領域に、フィールド絶縁膜102が形成される。 P型シリコン基板101の表面の素子形成領域に、トン 20 ネル・ゲート絶縁膜106が形成される。全面にN+型 多結晶シリコン膜が形成される。このN+ 型多結晶シリ コン膜がパターニングされて、(ビット線の形成予定領 域に沿った姿態を有した) N+ 型多結晶シリコン膜パタ ーンが形成される。少なくともN+ 型多結晶シリコン膜 パターンの表面を覆う姿態を有して、例えばONO構造 の (第2の) ゲート絶縁膜108が形成される。全面に 高融点金属ポリサイド膜が形成される。この高融点金属 ポリサイド膜がパターニングされて、制御ゲート電極1 09が形成される。さらに制御ゲート電極109に自己 30 整合的に上記ゲート絶縁膜108,N+ 型多結晶シリコ ン膜パターンおよびトンネル・ゲート絶縁膜106がパ ターニングされて、浮遊ゲート電極107等が形成され る。

【0026】次に、ドレイン形成予定領域にのみ開口部を有したフォトレジスト膜151が形成される。このフォトレジスト膜151をマスクにしたボロンのイオン注入等により、ドレイン形成予定領域にはポケット・ボロン拡散層111が形成される〔図3(a),図4(a),図2(b)〕。

【0027】次に、上記フォトレジスト膜151が除去された後、ソース・トランジスタ形成予定領域にのみ開口部を有してフォトレジスト膜152が形成される。このフォトレジスト膜152をマスクにしたN型不純物のイオン注入等により、ソース・トランジスタ形成予定領域にはN-型拡散層113aが形成される〔図3

(b), 図4 (b), 図2 (b)]。

【0028】次に、上記フォトレジスト膜153が除去された後、N型不純物のイオン注入等が行なわれて、ソース形成予定領域、ドレイン形成予定領域にはそれぞれ 50

10

N+型拡散層114a, N+型拡散層115が形成される。これにより、(N+型拡散層114aからなる)ソース・コンタクト領域124aaおよび(N-型拡散層113aとN+型拡散層114aとからなる)ソース・トランジスタ領域124abからなるソース領域124aと、ポケット・ボロン拡散層111およびN+型拡散層115からなるドレイン領域125とが形成される。
[図3(c),図4(c),図1,図2(a),図2(b)]。

【0029】その後、層間絶縁膜131が形成され、ソース・コンタクト孔134およびビット・コンタクト孔135が形成され、ソース配線144およびビット線145が形成されて、本第1の実施例によるフラッシュメモリ装置が形成される〔図1、図2〕。

【0030】本第1の実施例のフラッシュメモリ装置によれば、消去する際のソース配線144への印加電圧Vsが、例えばVs=11.0Vのように、Vs <BVJ1(<BVJ2)に設定するならば、電源電圧変動によりVs \ge BVJ1に変化しても、アバランシェ・ブレークダウンは(ソース・トランジスタ領域124abでは発生せずに)ソース・コンタクト領域124abでは発生せずに)ソース・コンタクト領域124aaにおいてのみ発生することになる。このため、消去時に電源電圧変動によりVs \ge BVJ1に変化しても、メモリトランジスタのデータ保持特性や繰り返し特性の劣化の抑制が容易になる。

【0031】NOR型のフラッシュメモリ装置の主要部の平面模式図である図5と、図5のAA線およびBB線での断面模式図である図6(a)および図6(b)とを参照すると、本発明の第1の実施の形態の第2の実施例によるソース消去型のフラッシュメモリ装置の構成は、以下のとおりになっている。

【0032】不純物濃度が例えば2×10¹⁶ c m⁻³~1×10¹⁷ c m⁻³のP型シリコン基板101の表面の素子形成領域には、メモリセルを構成する複数のメモリトランジスタが規則的に配置されている。メモリトランジスタ間の素子分離は、P型シリコン基板101の表面(の素子分離領域)に設けられたフィールド絶縁膜102によってなされている。メモリトランジスタは、P型シリコン基板101、ソース領域124b、ドレイン領域125、トンネル・ゲート絶縁膜106、浮遊ゲート電極107、ゲート絶縁膜108および制御ゲート電極109から構成されている。

【0033】浮遊ゲート電極107は、トンネル・ゲート絶縁膜106を介して、P型シリコン基板101の表面の素子形成領域に設けられている。トンネル・ゲート絶縁膜106は例えば9nm程度の膜厚の熱酸化膜からなる。浮遊ゲート電極107はN+型の多結晶シリコン膜からなり、浮遊ゲート電極107の両端はそれぞれフィールド絶縁膜102の表面上に延在している。ワード線を兼た制御ゲート電極109は、少なくとも素子形成

領域上ではゲート絶縁膜108を介して浮遊ゲート電極 107の表面に設けられ、素子分離領域上では概ねフィールド絶縁膜102の表面上に設けられている。制御ゲート電極109は、概ね平行に配置され、例えば高融点 金属ポリサイド膜からなる。ゲート絶縁膜108は、例 えば酸化シリコン膜、窒化シリコン膜および酸化シリコ ン膜から構成された積層膜(ONO膜)からなる。素子 形成領域上では、トンネル・ゲート絶縁膜106、浮遊 ゲート電極107、ゲート絶縁膜108および制御ゲー ト電極109が自己整合的に形成されている。メモリト 10 ランジスタのゲート長(チャネル長ではない)は、例え ば0、40μm程度である。

【0034】それぞれ1つのソース領域124bは隣接した一対の制御ゲート電極109(一対のワード線)に属するメモリトランジスタが共有し、それぞれ1つのドレイン領域125は隣接した2つのメモリトランジスタが共有している。ソース領域124bは概ね帯状の姿態を有して制御ゲート電極109に平行に設けられている。ドレイン領域125は矩形状の姿態を有して配置されている。

【0035】本第2の実施例のソース領域124bは、ソース・コンタクト領域124baと、ソース・トランジスタ領域124bbとから構成されている。ソース・コンタクト領域124baおよびソース・トランジスタ領域124bbは隣接し、それぞれのソース・トランジスタ領域124bbはソース・コンタクト領域124baにより分断されている。

【0036】メモリトランジスタの表面は、層間絶縁膜131により覆われている。層間絶縁膜131には、ソース・コンタクト領域124baに達するソース・コンタクト孔134と、ドレイン領域125に達するビット・コンタクト孔135とが設けられている。層間絶縁膜131の表面上に設けられたソース配線144,ビット線145は、それぞれソース・コンタクト孔134,ビット・コンタクト孔135を介して、ソース・コンタクト領域124ba,ドレイン領域125にそれぞれ直接に接続されている。ソース配線144およびビット線145は、それぞれ制御ゲート電極109と直交する方向に平行に配置されている。1つのソース・トランジスタ領域124bbは、ソース配線により分断された範囲において、一対の制御ゲート電極にそれぞれ属した複数のメモリトランジスタに、共有されている。

【0037】本第2の実施例のソース・コンタクト領域124baは、フィールド絶縁膜102に自己整合的に形成されたコンタクト・ボロン拡散層112bと、フィールド絶縁膜に自己整合的にコンタクト・ボロン拡散層112bの表面に形成されたN・型拡散層114bとから構成されている。コンタクト・ボロン拡散層112bの不純物濃度は例えば1.2×10¹⁷cm⁻³程度であ

12

【0038】本第2の実施例のドレイン領域125は、 (上記第1の実施例のドレイン領域と同じ構成であり) ポケット・ボロン拡散層111とN+型拡散層115と から構成されている。ポケット・ボロン拡散層111の 不純物濃度は例えば2×1017cm-3程度であり、ポケ ット・ボロン拡散層111の拡散層の深さは例えば0. 20μm程度である。N+型拡散層115の不純物濃度 および接合の深さは、それぞれN+型拡散層114bの 不純物濃度および接合の深さと同じである。本第2の実 施例のメモリトランジスタのチャネル長も、例えば0. 20μm程度である。ドレイン領域125の接合耐圧 (BV_{J3}) は例えば10.5 V程度である。なお、本第 2の実施例においても、ポケット・ボロン拡散層111 を設けたのは書き込み速度を高くするためであり、書き 込み速度の向上を犠牲にするならばポケット・ボロン拡 散層は設けなくてもよい。

【0039】図5のAA線およびBB線での主要製造工程の断面模式図である図7および図8と、図5および図6とを併せて参照すると、本第2の実施例によるフラッシュメモリ装置の要部の製造方法は、以下のとおりになっている。

【0040】まず、上記第1の実施例と同様の方法により、浮遊ゲート電極107等までがが形成される。

【0041】次に、上記第1の実施例と同様に、ドレイン形成予定領域にのみ開口部を有したフォトレジスト膜151が形成される。このフォトレジスト膜151をマスクにしたボロンのイオン注入等により、ドレイン形成予定領域にはポケット・ボロン拡散層111が形成される〔図7(a),図8(a),図6(b)〕。

【0042】次に、上記フォトレジスト膜151が除去された後、ソース・コンタクト形成予定領域にのみ開口部を有してフォトレジスト膜153が形成される。このフォトレジスト膜153をマスクにしたボロンのイオン注入等により、ソース・コンタクト形成予定領域にはコンタクト・ボロン拡散層112bが形成される〔図7(b),図8(b),図6(b)〕。

る。これにより、(コンタクト・ボロン拡散層112b とN+型拡散層114bとからなる) ソース・コンタク ト領域124baおよび (N+ 型拡散層114bからな る) ソース・トランジスタ領域124bbからなるソー ス領域124bと、ポケット・ボロン拡散層111およ びN+ 型拡散層115からなるドレイン領域125とが 形成される。〔図7(c),図8(c),図5,図6 (a), 図6(b)]。

【0044】その後、上記第1の実施例と同様に、層間 絶縁膜131が形成され、ソース・コンタクト孔134 10 る。 およびビット・コンタクト孔135が形成され、ソース 配線144およびビット線145が形成されて、本第1 の実施例によるフラッシュメモリ装置が形成される〔図 5, 図6]。

【0045】本第2の実施例は、上記第1の実施例の有 した効果を有している。本第2の実施例では、消去する 際のソース配線144への印加電圧Vsが、例えばVs = 10.5 Vのように、Vs < B V J1 (< B V J2) に設 定するならば、電源電圧変動によりVs ≧BVJ1に変化 しても、アバランシェ・ブレークダウンは(ソース・ト 20 ランジスタ領域124bbでは発生せずに)ソース・コ ンタクト領域124baにおいてのみ発生することにな る。このため、消去時に電源電圧変動によりV_S ≧BV JIに変化しても、メモリトランジスタのデータ保持特性 や繰り返し特性の劣化の抑制が容易になる。

【0046】NOR型のフラッシュメモリ装置の主要部 の平面模式図である図9と、図9のAA線およびBB線 での断面模式図である図10(a)および図10(b) とを参照すると、本発明の第1の実施の形態の第3の実 施例によるソース消去型のフラッシュメモリ装置の構成 30 は、以下のとおりになっている。

【0047】P型シリコン基板101の表面の素子形成 領域には、メモリセルを構成する複数のメモリトランジ スタが規則的に配置されている。メモリトランジスタ間 の素子分離は、P型シリコン基板101の表面(の素子 分離領域)に設けられたフィールド絶縁膜102によっ てなされている。メモリトランジスタは、P型シリコン 基板101, ソース領域124c, ドレイン領域12 5、トンネル・ゲート絶縁膜106、浮遊ゲート電極1 07, ゲート絶縁膜108および制御ゲート電極109 40 から構成されている。

【0048】浮遊ゲート電極107は、トンネル・ゲー ト絶縁膜106を介して、P型シリコン基板101の表 面の素子形成領域に設けられている。トンネル・ゲート 絶縁膜106は例えば9nm程度の膜厚の熱酸化膜から なる。浮遊ゲート電極107はN+型の多結晶シリコン 膜からなり、浮遊ゲート電極107の両端はそれぞれフ ィールド絶縁膜102の表面上に延在している。ワード 線を兼た制御ゲート電極109は、少なくとも素子形成

107の表面に設けられ、素子分離領域上では概ねフィ ールド絶縁膜102の表面上に設けられている。制御ゲ 一ト電極109は、概ね平行に配置され、例えば髙融点 金属ポリサイド膜からなる。ゲート絶縁膜108は、例 えばONO膜からなる。素子形成領域上では、トンネル ・ゲート絶縁膜106、浮遊ゲート電極107、ゲート 絶縁膜108および制御ゲート電極109が自己整合的 に形成されている。メモリトランジスタのゲート長(チ ャネル長ではない)は、例えば0.40μm程度であ

【0049】それぞれ1つのソース領域124cは隣接 した一対の制御ゲート電極109(一対のワード線)に 属するメモリトランジスタが共有し、それぞれ1つのド レイン領域125は隣接した2つのメモリトランジスタ が共有している。ソース領域124bは概ね帯状の姿態 を有して制御ゲート電極109に平行に設けられてい る。ドレイン領域125は矩形状の姿態を有して配置さ れている。

【0050】本第3の実施例のソース領域124cは、 ソース・コンタクト領域124caと、ソース・トラン ジスタ領域124cbとから構成されている。ソース・ コンタクト領域124caおよびソース・トランジスタ 領域124cbは隣接し、それぞれのソース・トランジ スタ領域124cbはソース・コンタクト領域124c aにより分断されている。

【0051】メモリトランジスタの表面は、層間絶縁膜 131により覆われている。層間絶縁膜131には、ソ ース・コンタクト領域124baに達するソース・コン タクト孔134と、ドレイン領域125に達するビット ・コンタクト孔135とが設けられている。層間絶縁膜 131の表面上に設けられたソース配線144、ビット 線145は、それぞれソース・コンタクト孔134、ビ ット・コンタクト孔135を介して、ソース・コンタク ト領域124ca, ドレイン領域125にそれぞれ直接 に接続されている。ソース配線144およびビット線1 45は、それぞれ制御ゲート電極109と直交する方向 に平行に配置されている。1つのソース・トランジスタ 領域124cbは、ソース配線により分断された範囲に おいて、一対の制御ゲート電極にそれぞれ属した複数の メモリトランジスタに、共有されている。

【0052】本第3の実施例のソース・コンタクト領域 124caは、フィールド絶縁膜102に自己整合的に 形成されたコンタクト・ボロン拡散層112cと、フィ ールド絶縁膜に自己整合的にコンタクト・ボロン拡散層 112cの表面に形成されたN+型拡散層114bとか ら構成されている。コンタクト・ボロン拡散層112 c の不純物濃度は例えば1.2×1017cm-3程度であ る。N+型拡散層114cの不純物濃度は例えば2×1 0²⁰cm-³程度であり、N+型拡散層114cの接合の 領域上ではゲート絶縁膜108を介して浮遊ゲート電極 50 深さは例えば0.10μm程度である。ソース・コンタ

クト領域124caの接合耐圧(BVJI)は例えば1 1.0 V程度である。本第3の実施例のソース・トラン ジスタ領域124bbは、制御ゲート電極109(並び にフィールド絶縁膜102)に自己整合的にP型シリコ ン基板101の表面に形成されたN-型拡散層113c と、制御ゲート電極109(並びにフィールド絶縁膜1 02) に自己整合的にN-型拡散層113cの表面に形 成されたN+型拡散層114cとから構成されている。 ソース・トランジスタ領域124cbの接合耐圧(BV J2) は例えば12.5 V程度である。

【0053】本第3の実施例のドレイン領域125は、 (上記第1, 第2の実施例のドレイン領域と同じ構成で あり) ポケット・ボロン拡散層111とN+ 型拡散層1 15とから構成されている。ポケット・ボロン拡散層1 11の不純物濃度は例えば2×1017cm-3程度であ り、ポケット・ボロン拡散層111の拡散層の深さは例 えば 0 . 2 0 μ m程度である。N+ 型拡散層 1 1 5 の不 純物濃度および接合の深さは、それぞれN+型拡散層1 14 b の不純物濃度および接合の深さと同じである。本 第2の実施例のメモリトランジスタのチャネル長も、例 20 えば0.20μm程度である。ドレイン領域125の接 合耐圧(BV_{J3})は例えば10.5 V程度である。な お、本第3の実施例においても、ポケット・ボロン拡散 層111を設けたのは書き込み速度を高くするためであ り、書き込み速度の向上を犠牲にするならばポケット・ ボロン拡散層は設けなくてもよい。

【0054】本第3の実施例も、上記第1, 第2の実施 例の有した効果を有している。本第3の実施例では、消 去する際のソース配線144への印加電圧Vs が、例え $ばV_S = 10.5 V$ のように、 $V_S < B V_{J1} (< B$ V_{J2}) に設定するならば、電源電圧変動によりV_S ≧ B Vnに変化しても、アバランシェ・ブレークダウンは (ソース・トランジスタ領域124cbでは発生せず に) ソース・コンタクト領域124caにおいてのみ発 生することになる。このため、消去時に電源電圧変動に よりVs≧BVj1に変化しても、メモリトランジスタの データ保持特性や繰り返し特性の劣化の抑制が容易にな る。

【0055】なお、上記第1の実施の形態の上記第1, 第2, 第3の実施例において採用した各種数値は上記数 40 値に限定されるものではなく、BVJ1<BVJ2の条件を 満たし、消去時のソース配線への印加電圧 V_S が V_S < BVJIを満たす範囲での自由度がある。

【0056】NOR型のフラッシュメモリ装置の主要部 の平面模式図である図11と、図11のAA線, BB線 およびCC線での断面模式図である図12(a),

(b) および (c) とを参照すると、本発明の第2の実 施の形態の第1の実施例によるソース消去型のフラッシ ュメモリ装置の構成は、以下のとおりになっている。

16

領域には、メモリセルを構成する複数のメモリトランジ スタが規則的に配置されている。メモリトランジスタ間 の素子分離は、P型シリコン基板201の表面(の素子 分離領域) に設けられたフィールド絶縁膜202によっ てなされている。メモリトランジスタは、P型シリコン 基板201, ソース領域224, ドレイン領域225, トンネル・ゲート絶縁膜206、浮遊ゲート電極20 7, ゲート絶縁膜208および制御ゲート電極209か ら構成されている。

【0058】浮遊ゲート電極207は、トンネル・ゲー ト絶縁膜206を介して、P型シリコン基板201の表 面の素子形成領域に設けられている。トンネル・ゲート 絶縁膜206は熱酸化膜からなる。浮遊ゲート電極20 7はN+ 型の多結晶シリコン膜からなり、浮遊ゲート電 極207の両端はそれぞれフィールド絶縁膜202の表 面上に延在している。ワード線を兼た制御ゲート電極2 09は、少なくとも素子形成領域上ではゲート絶縁膜2 08を介して浮遊ゲート電極207の表面に設けられ、 素子分離領域上では概ねフィールド絶縁膜202の表面 上に設けられている。制御ゲート電極209は、概ね平 行に配置され、例えば高融点金属ポリサイド膜からな る。ゲート絶縁膜208は例えばONO膜からなが、こ れに限定されるものではない。素子形成領域上では、ト ンネル・ゲート絶縁膜206,浮遊ゲート電極207, ゲート絶縁膜208および制御ゲート電極209が自己 整合的に形成されている。

【0059】それぞれ1つのソース領域224は隣接し た一対の制御ゲート電極209 (一対のワード線) に属 するメモリトランジスタが共有し、それぞれ1つのドレ イン領域225は隣接した2つのメモリトランジスタが 共有している。ソース領域224は概ね帯状の姿態を有 して制御ゲート電極209に平行に設けられている。ド レイン領域225は矩形状の姿態を有して配置されてい

【0060】本第2の実施の形態の本第1の実施例のソ ース領域224は、ソース・コンタクト領域224a と、ソース・トランジスタ領域224bとから構成され ている。ソース・コンタクト領域224aおよびソース ・トランジスタ領域224bは隣接し、それぞれのソー ス・トランジスタ領域224bはソース・コンタクト領 域224aにより分断されている。

【0061】メモリトランジスタの表面は、層間絶縁膜 231により覆われている。層間絶縁膜231には、ソ ース・コンタクト領域224aに達するソース・コンタ クト孔234と、ドレイン領域225に達するビット・ コンタクト孔235とが設けられている。層間絶縁膜2 31の表面上に設けられたソース配線244, ビット線 245は、それぞれソース・コンタクト孔234、ビッ ト・コンタクト孔235を介して、ソース・コンタクト 【0057】P型シリコン基板201の表面の素子形成 50 領域224a,ドレイン領域225にそれぞれ直接に接 続されている。ソース配線244およびビット線245は、それぞれ制御ゲート電極209と直交する方向に平行に配置されている。1つのソース・トランジスタ領域224bは、ソース配線により分断された範囲において、一対の制御ゲート電極にそれぞれ属した複数のメモリトランジスタに、共有されている。

【0062】本第2の実施の形態の本第1の実施例のソ ース・コンタクト領域224aおよびソース・トランジ スタ領域224bは、それぞれN+型拡散層214のみ から構成されている。N+型拡散層214は、フィール 10 ド絶縁膜202並びに制御ゲート電極209に自己整合 的に形成されている。本第2の実施の形態の本第1の実 施例では、P型シリコン基板201の不純物濃度より高 い濃度を有したP型拡散層204が、ソース配線244 の直下においてソース配線244に平行にP型シリコン 基板201中に設けられている。P型拡散層204の直 上の所要個所のP型シリコン基板201の表面には、基 板コンタクト孔236を介して基板配線246に直接に 接続されるP+型拡散層216が設けられている。P+ 型拡散層216は、P型拡散層204に直接に接触して 20 いる。ソース・コンタクト領域224aにおいて、P型 拡散層204は、N+型拡散層214の底面に直接に接 触している。ソース領域224がこのような構造を採用 することにより、ソース・コンタクト領域224aの接 合耐圧BVJ1と、ソース・トランジスタ領域224bの 接合耐圧BV_{J2}との間には、BV_{J1}<BV_{J2}の関係が成 立する。

【0063】なお、本第2の実施の形態の本第1の実施例において、ソース・トランジスタ領域224bの構成は上記構造に限定されるものではなく、上記第1の実施 30の形態の上記1,第3の実施例と同様に、N-型拡散層とN+型拡散層とから構成されていてもよい。

【0064】本第2の実施の形態の本第1の実施例のドレイン領域225は、制御ゲート電極209並びにフィールド絶縁膜202に自己整合的にP型シリコン基板201の表面に形成されたポケット・ボロン拡散層211と、制御ゲート電極209並びにフィールド絶縁膜202に自己整合的にポケット・ボロン拡散層211の表面に形成されたN*型拡散層215とから構成されている。N*型拡散層215の不純物濃度および接合の深さは、それぞれN*型拡散層214の不純物濃度および接合の深さと同じである。なお、本第2の実施の形態の本第1の実施例において、ポケット・ボロン拡散層211を設けたのは書き込み速度を高くするためであり、書き込み速度の向上を犠牲にするならばポケット・ボロン拡散層は設けなくてもよい。

【0065】図11のAA線、BB線およびCC線での主要製造工程の断面模式図である図13(a),(b)および(c)を参照すると、本第2の実施の形態の本第1の実施例における上記P型拡散層204の製造方法

18

は、以下のとおりになっている。

【0066】まず、P型シリコン基板201の表面の素子分離領域、素子形成領域に、それぞれフィールド絶縁膜202、酸化シリコン膜203が形成される。続いて、少なくともソース配線の形成予定領域を含んで帯状の開口部を有したフォトレジスト膜251が形成される。このフォトレジスト膜241をマスクにしたボロンの高エネルギー・イオン注入等が行なわれて、P型シリコン基板201中にはP型拡散層204が形成される。酸化シリコン膜203とP型拡散層204とは離間しており、好ましくはフィールド絶縁膜202の底面はP型拡散層204に接触している。

【0067】フォトレジスト膜251,酸化シリコン膜203が除去された後、制御ゲート電極209の形成までは上記第1の実施の形態と同様の製造方法により形成される。P*型拡散層216の形成は、N*型拡散層214,215の形成に前後して行なわれる。

【0069】NOR型のフラッシュメモリ装置の主要部の平面模式図である図14と、図14のAA線、BB線およびCC線での断面模式図である図12(a),

(b) および(c) とを参照すると、本発明の第2の実施の形態の第2の実施例によるソース消去型のフラッシュメモリ装置の構成は、以下のとおりになっている。

【0070】P型シリコン基板201の表面の素子形成領域には、メモリセルを構成する複数のメモリドランジスタが規則的に配置されている。メモリトランジスタ間の素子分離は、P型シリコン基板201の表面(の素子分離領域)に設けられたフィールド絶縁膜202によってなされている。メモリトランジスタは、P型シリコン基板201、ソース領域224、ドレイン領域225、トンネル・ゲート絶縁膜206、浮遊ゲート電極207、ゲート絶縁膜208および制御ゲート電極209から構成されている。

【0071】浮遊ゲート電極207は、トンネル・ゲート絶縁膜206を介して、P型シリコン基板201の表面の素子形成領域に設けられている。トンネル・ゲート

絶縁膜206は熱酸化膜からなる。浮遊ゲート電極207はN+型の多結晶シリコン膜からなり、浮遊ゲート電極207の両端はそれぞれフィールド絶縁膜202の表面上に延在している。ワード線を兼た制御ゲート電極209は、少なくとも素子形成領域上ではゲート絶縁膜208を介して浮遊ゲート電極207の表面に設けられ、素子分離領域上では概ねフィールド絶縁膜202の表面上に設けられている。制御ゲート電極209は、概ね平行に配置され、例えば高融点金属ポリサイド膜からなる。ゲート絶縁膜208は例えばONO膜からなが、こ10れに限定されるものではない。素子形成領域上では、トンネル・ゲート絶縁膜206,浮遊ゲート電極207,ゲート絶縁膜208および制御ゲート電極207,ゲート絶縁膜208および制御ゲート電極209が自己整合的に形成されている。

【0072】それぞれ1つのソース領域224は隣接した一対の制御ゲート電極209(一対のワード線)に属するメモリトランジスタが共有し、それぞれ1つのドレイン領域225は隣接した2つのメモリトランジスタが共有している。ソース領域224は概ね帯状の姿態を有して制御ゲート電極209に平行に設けられている。ド 20レイン領域225は矩形状の姿態を有して配置されている。

【0073】本第2の実施の形態の本第2の実施例のソース領域224も、ソース・コンタクト領域224a と、ソース・トランジスタ領域224bとから構成されている。ソース・コンタクト領域224aおよびソース・トランジスタ領域224bは隣接し、それぞれのソース・トランジスタ領域224bはソース・コンタクト領域224aにより分断されている。

【0074】メモリトランジスタの表面は、層間絶縁膜30231により覆われている。層間絶縁膜231には、ソース・コンタクト領域224aに達するソース・コンタクト孔234と、ドレイン領域225に達するビット・コンタクト孔235とが設けられている。層間絶縁膜231の表面上に設けられたソース配線244、ビット線245は、それぞれソース・コンタクト孔234、ビット・コンタクト孔235を介して、ソース・コンタクト 領域224a、ドレイン領域225にそれぞれ直接に接続されている。ソース配線244およびビット線245は、それぞれ制御ゲート電極209と直交する方向に平40行に配置されている。1つのソース・トランジスタ領域224bは、ソース配線により分断された範囲において、一対の制御ゲート電極にそれぞれ属した複数のメモリトランジスタに、共有されている。

【0075】本第2の実施の形態の本第1の実施例のソース・コンタクト領域224aおよびソース・トランジスタ領域224bは、それぞれN・型拡散層214のみから構成されている。N・型拡散層214は、フィールド絶縁膜202並びに制御ゲート電極209に自己整合的に形成されている。

20

【0076】本第2の実施の形態の本第2の実施例で は、(第1の)P+型拡散層205が、ソース配線24 4の直下においてソース配線244に平行にP型シリコ ン基板201中に設けられている。P+型拡散層205 の直上の所要個所のP型シリコン基板201の表面に は、基板コンタクト孔236を介して基板配線246に 直接に接続される (第2の) P+型拡散層216が設け られている。少なくともソース・コンタクト領域224 a並びに上記所要個所において、P型シリコン基板20 1の不純物濃度より高い濃度を有したP型拡散層204 が設けられている。ソース・コンタクト領域224aで は、P型拡散層204は、N+型拡散層216の底面に 直接に接触し、さらに、P+型拡散層205の上面に直 接に接触している。上記所要個所では、P型拡散層20 4は、P+型拡散層216の底面に直接に接触し、さら に、P+型拡散層205の上面に直接に接触している。 【0077】ソース領域224がこのような構造を採用 することにより、ソース・コンタクト領域224aの接 合耐圧BVコ1と、ソース・トランジスタ領域224bの 接合耐圧BVJ2との間には、BVJ1<BVJ2の関係が成 立する。

【0078】なお、本第2の実施の形態の本第2の実施例においても、ソース・トランジスタ領域224bの構成は上記構造に限定されるものではなく、上記第1の実施の形態の上記1,第3の実施例と同様に、N-型拡散層とN+型拡散層とから構成されていてもよい。

【0079】本第2の実施の形態の本第2の実施例のドレイン領域225も、制御ゲート電極209並びにフィールド絶縁膜202に自己整合的にP型シリコン基板201の表面に形成されたポケット・ボロン拡散層211と、制御ゲート電極209並びにフィールド絶縁膜202に自己整合的にポケット・ボロン拡散層211の表面に形成されたN+型拡散層215とから構成されている。N+型拡散層215の不純物濃度および接合の深さは、それぞれN+型拡散層214の不純物濃度および接合の深さと同じである。なお、本第2の実施の形態の本第2の実施例においても、ポケット・ボロン拡散層211を設けたのは書き込み速度を高くするためであり、書き込み速度の向上を犠牲にするならばポケット・ボロン拡散層は設けなくてもよい。

【0080】図14のAA線およびCC線での主要製造工程の断面模式図である図16および図17を参照すると、本第2の実施の形態の本第1の実施例における上記P+型拡散層205並びにP型拡散層204の製造方法は、以下のとおりになっている。

【0081】まず、P型シリコン基板201の表面の素子分離領域、素子形成領域に、それぞれフィールド絶縁膜202、酸化シリコン膜203が形成される。続いて、少なくともソース配線の形成予定領域を含んで帯状の開口部を有したフォトレジスト膜251が形成され

る。このフォトレジスト膜241をマスクにしたボロンの高エネルギー・イオン注入等が行なわれて、P型シリコン基板201中にはP型拡散層204が形成される。酸化シリコン膜203とP型拡散層204とは離間しており、好ましくはフィールド絶縁膜202の底面はP型拡散層204に接触している〔図16(a),図17(a)〕。

【0082】続いて、上記フォトレジスト膜241をマスクにしてさらに高エネルギーでのボロンのイオン注入等が行なわれて、P+型拡散層205がP型シリコン基 10板201中に形成される。P+型拡散層205の濃度ピーク位置はP型拡散層204の濃度ピーク位置より深く、さらに、P+型拡散層205の不純物プロファイルとP型拡散層204の不純物プロファイルとはオーバー・パップしている〔図16(b),図17(b)〕。

【0083】フォトレジスト膜251,酸化シリコン膜203が除去された後、制御ゲート電極209の形成までは上記第1の実施の形態と同様の製造方法により形成される。P+型拡散層216の形成は、N+型拡散層214,215の形成に前後して行なわれる。

【0084】本第2の実施の形態の本第2の実施例は、本第2の実施の形態の上記第1の実施例の有した効果を有している。

[0085]

【発明の効果】以上説明したように、本発明のフラッシュメモリ装置はソース領域がソース・コンタクト領域とソース・トランジスタ領域とから構成され、さらに、ソース・コンタクト領域の接合耐圧BVJ1とソース・トランジスタ領域の接合耐圧BVJ2との間にはBVJ1<BVJ2の関係が成立している。

【0086】そのため、本発明によれば、電源電圧変動によりソース領域に印加する消去電圧Vsが過電圧になり、アバランシェ・ブレークダウンが発生しても、これはソース・コンタクト領域において発生することになる。その結果、本発明の採用により、メモリトランジスタのデータ保持特性や繰り返し特性の劣化の抑制が容易になる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の第1の実施例の平面模式図である。

【図2】上記第1の実施の形態の上記第1の実施例の断面模式図であり、図1のAA線およびBB線での断面模式図である。

【図3】上記第1の実施の形態の上記第1の実施例の製造工程の断面模式図であり、図1のAA線に沿った製造工程の断面模式図である。

【図4】上記第1の実施の形態の上記第1の実施例の製造工程の断面模式図であり、図1のBB線に沿った製造工程の断面模式図である。

【図5】本発明の第1の実施の形態の第2の実施例の平 50 ース・コンタクト領域

22

面模式図である。

【図6】上記第1の実施の形態の上記第2の実施例の断面模式図であり、図5のAA線およびBB線での断面模式図である。

【図7】上記第1の実施の形態の上記第2の実施例の製造工程の断面模式図であり、図5のAA線に沿った製造工程の断面模式図である。

【図8】上記第1の実施の形態の上記第2の実施例の製造工程の断面模式図であり、図5のBB線に沿った製造工程の断面模式図である。

【図9】本発明の第1の実施の形態の第3の実施例の平 面模式図である。

【図10】上記第1の実施の形態の上記第3の実施例の 断面模式図であり、図9のAA線およびBB線での断面 模式図である。

【図11】本発明の第2の実施の形態の第1の実施例の 平面模式図である。

【図12】上記第2の実施の形態の上記第1の実施例の 断面模式図であり、図11のAA線, BB線およびCC 20 線での断面模式図である。

【図13】上記第2の実施の形態の上記第1の実施例の主要製造工程を説明するための断面模式図であり、図11のAA線、BB線およびCC線に沿った主要製造工程の断面模式図である。

【図14】本発明の第2の実施の形態の第2の実施例の 平面模式図である。

【図15】上記第2の実施の形態の上記第2の実施例の 断面模式図であり、図14のAA線、BB線およびCC 線での断面模式図である。

30 【図16】上記第2の実施の形態の上記第2の実施例の 主要製造工程を説明するための断面模式図であり、図1 4のAA線に沿った主要製造工程の断面模式図である。

【図17】上記第2の実施の形態の上記第2の実施例の主要製造工程を説明するための断面模式図であり、図14のCC線に沿った主要製造工程の断面模式図である。

【符号の説明】

101, 201 P型シリコン基板

102, 202 フィールド絶縁膜

106,206 トンネル・ゲート絶縁膜

0 107, 207 浮遊ゲート電極

108,208 ゲート絶縁膜

109,209 制御ゲート電極

111, 211 ポケット・ボロン拡散層

112b, 112c コンタクト・ボロン拡散層

113a, 113c N-型拡散層

114a, 114b, 114c, 214, 215 N

+ 型拡散層

124a, 124b, 124c, 224 ソース領域 124aa, 124ba, 124ca 224a ソ ース・コンタクト領域

124ab, 124bb, 124cb, 224b ース・トランジスタ領域 125, 225 ドレイン領域 131, 231 層間絶縁膜

134, 234 ソース・コンタクト孔 135, 235 ビット・コンタクト孔

144, 244 ソース配線 24

*145, 245 ビット線 151, 152, 153, 251 フォトレジスト膜

204 P型拡散層


205, 216 P+ 型拡散層

236 基板コンタクト孔


246 基板配線


【図1】


【図2】




【図5】










【図6】







【図3】










【図7】










【図4】










【図8】








[図9]




【図11】




224e 224b 224 226 209 202 209 234 209 236 A 244 225 235 224b 224b 225 224b 225 224b


【図14】


【図15】







【図17】





【図16】





フロントページの続き

F ターム(参考) 5F001 AA23 AA25 AB03 AC05 AC30 AC40 AD17 AD23 AD52 AD62 AE02 AE08 AG07 5F083 EP02 EP23 EP55 EP56 EP61 EP63 EP64 EP68 EP69 EP77

ER04 ER22 GA21 JA04 JA35 JA39 JA53 KA14 PR29